# PATENT ABSTRACTS OF JAPAN

3

(11)Publication number:

08-153393

(43)Date of publication of application: 11.06.1996

(51)Int.CI.

G11C 11/41 G11C 11/401

(21)Application number : 06-295401

(71)Applicant: SONY CORP

(22)Date of filing:


29.11.1994

(72)Inventor: KONUMA KOICHI

# (54) SEMICONDUCTOR MEMORY CIRCUIT

## (57)Abstract:

PURPOSE: To realize a semiconductor memory circuit capable of preventing unwanted current consumption. CONSTITUTION: Two memory arrays 1–1 and 1–2 are constituted by bisecting the memory array constituted of arranging memory cells M(0, 0)–M(m–1, 3) consisting of a static RAM in matrix of (m) rows four columns (columns 0–3) in the direction of a word line. A column selection circuit 4–2 is arranged between the memory array 1–1 and the memory array 1–2, and only a bit line pair selected by address specification is short–circuited between the divided memory arrays 1–1, 1–2, and the non–selected bit line is held in an electrially opened state.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-153393

(43)公開日 平成8年(1996)6月11日

(51) Int.Cl.<sup>8</sup>

識別記号

庁内整理番号

FΙ

技術表示箇所

G11C 11/41 11/401

G11C 11/34

301 E

M

362 B

審査請求 未請求 請求項の数1 〇L (全 7 頁)

(21)出願番号

(22)出顯日

特願平6-295401

平成6年(1994)11月29日

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 小沼 弘一

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内


(74)代理人 弁理士 佐藤 隆久

# (54) 【発明の名称】 半導体メモリ回路

# (57) 【要約】

【目的】不要な電流消費を防止できる半導体メモリ回路 を実現する。

【構成】スタティックRAMからなるメモリセルM(0,0) ~M(m-1,3) をm行4列 (カラム0~3) のマトリクス状に配列してなるメモリアレイを、ワード線方向に2分割して2つのメモリアレイ1-1およびメモリアレイ1-2を構成し、メモリアレイ1-1とメモリアレイ1-2との間にカラム選択回路4-2を配置し、分割されたメモリアレイ1-1,1-2間で、アドレス指定により選択されたビット線対のみを短絡し、非選択のビット線を電気的に開放状態に保持する。



1

## 【特許請求の範囲】

【請求項1】 複数のメモリセルが複数行および複数列のマトリクス状に配列されたメモリアレイを有し、アドレス指定されたワード線を駆動してメモリセルとビット線とを作動的に接続してデータの授受を行わせる半導体メモリ回路であって、

上記ビット線を分割して、上記メモリアレイを複数のサ ブメモリアレイに分割し、

サブメモリアレイ間で、アドレス指定により選択された ビット線に対応する分割ビット線を短絡し、非選択のビット線を電気的にメモリアレイ間を開放状態に保持する 回路を有する半導体メモリ回路。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は、複数のメモリセルが複数行および複数列のマトリクス状に配列されたメモリアレイを有する半導体メモリ回路に関するものである。

#### [0002]

【従来の技術】図8は、従来の半導体メモリ回路の構成 例を示す回路図である。この半導体メモリ回路は、たと えばスタティックRAMからなるメモリセルM(0,0)~ M(m-1,3) をm行4列のマトリクス状に配列してなるメ モリアレイ1と、アドレス信号ADRを受けて、メモリ アレイ1の各行のメモリセルに接続されたm本のワード 線WLO~WLm-1 のうちから、アドレス信号ADRに よりアドレス指定されたワード線1本を選択して駆動す るロウデコーダ2と、アドレス信号ADRを受けて、メ モリアレイ1の各列のメモリセルに接続されたビット線 対BLOとBLOB、BL1とBL1B、BL2とBL 2B、BL3とBL3Bのうちからアドレス信号ADR によりアドレス指定されたビット線対を選択するための カラム選択信号S3を生成するカラムデコーダ3と、カ ラム選択信号S3を受けてアドレス指定されたビット線 対を選択してビット線対BLとBLBに接続するカラム 選択回路4と、ビット線対BL、BLB間の電位差を増 幅してアドレス指定されたメモリセルのデータを読み出 して出力するクロスカップル型(差動型)のセンスアン プを備えた入出力回路 5 と、ロウデコーダ2、カラムデ コーダ3、入出力回路5等の動作制御を行うコントロー ル回路6とから構成されている。

【0003】この半導体メモリ回路の読み出し動作を、図9のタイミングチャートを参照しつつ説明する。まず、プリチャージ期間においては、全てのビット線対BL0とBL0B、BL1とBL1B、BL2とBL2B、BL3とBL3Bがハイレベルに保持されている。次に、アドレス信号ADRが、ロウデコーダ2およびカラムデコーダ3に入力される。ロウデコーダ2では、アドレス信号ADRに基づきアドレス指定された1本のワード線が選択され駆動される。これに並行して、カラムデコーダ3では、アドレス信号ADRに基づきアンドゲ

ートによりアドレス指定されたビット線対を選択するためのカラム選択信号S3が生成されてカラム選択回路4に出力される。そして、カラム選択回路4において、ア

ドレス指定のビット線対が選択され、選択されたビット 線対がビット線対BL, BLBに接続される。

【0004】メモリアレイ1では、駆動されたワード線に接続されたメモリセルの記憶データがビット線対BL0とBL0B、BL1とBL1B、BL2とBL2B、BL3とBL3Bに出力される。このとき、ビット線対 BL0とBL0B、BL1とBL1B、BL2とBL2B、BL3とBL3Bのうちのいずれか一方は、記憶データに応じて放電される。そして、カラム選択回路4で選択されたビット線対に出力されたデータは、ビット線対BL、BLBを介して入出力回路5に入力される。入出力回路5では、ビット線対BL、BL間の電位差が増幅される。これにより、アドレス指定されたメモリセルからの読み出しデータが出力される。

#### [0005]

【発明が解決しようとする課題】ところで、上述した半 20 導体メモリ回路の読み出し動作におけるビット線に注目すると、4組のビット線対BLOとBLOB、BL1とBL1B、BL2とBL2B、BL3とBL3Bから出力されるデータのうち、必要なデータはアドレス指定されたカラムの1組のビット線から出力されるデータのみであり、残りの3組のビット線対のデータは不要である。一方、RAMの消費電流の中では、ビット線の充電/放電に伴う電流は全電流の大半を占めているため、上述した回路構成では、無駄な電流消費を行っていることになる。

30 【0006】本発明は、かかる事情に鑑みてなされたものであり、その目的は、不要な電流消費を防止できる半導体メモリ回路を提供することにある。

#### [0007]

【課題を解決しようとする手段】上記目的を達成するため、本発明は、複数のメモリセルが複数行および複数列のマトリクス状に配列されたメモリアレイを有し、アドレス指定されたワード線を駆動してメモリセルとビット線とを作動的に接続してデータの授受を行わせる半導体メモリ回路であって、上記ビット線を分割して、上記メモリアレイを複数のサブメモリアレイに分割し、サブメモリアレイ間で、アドレス指定により選択されたビット線に対応する分割ビット線を短絡し、非選択のビット線を電気的にメモリアレイ間を開放状態に保持する回路を有する。

#### [0008]

次に、アドレス信号ADRが、ロウデコーダ2およびカ ラムデコーダ3に入力される。ロウデコーダ2では、ア ドレス信号ADRに基づきアドレス指定された1本のワ ード線が選択され駆動される。これに並行して、カラム デコーダ3では、アドレス信号ADRに基づきアンドゲ 50 される。その結果、駆動されたワード線に接続されたメ 3

モリセルを有するメモリアレイの全てのビット線には電 流が流れるが、他のメモリアレイにおける非選択のビッ ト線には電流が流れない。

#### [0009]

【実施例】図1は、本発明に係る半導体メモリ回路の第 1の実施例を示す回路図であって、従来例を示す図8と 同一構成部分は同一符号をもって表している。すなわ ち、1-1, 1-2 はメモリアレイ、2-1, 2-2 は ロウデコーダ、3-1,3-2はカラムデコーダ、4-1、4-2はカラム選択回路、5は入出力回路、6はコ ントロール回路をそれぞれ示している。

【0010】本第1の実施例の半導体メモリ回路は、ス タティックRAMからなるメモリセルM(0,0) ~M(m-1,3) をm行4列(カラム0~3) のマトリクス状に配 列してなるメモリアレイを、ビット線方向に2分割して 2つのメモリアレイ1-1およびメモリアレイ1-2を 構成し、メモリアレイ1-1とメモリアレイ1-2との 間にカラム選択回路4-2を配置し、分割されたメモリ アレイ1-1, 1-2間で、アドレス指定により選択さ れたビット線対のみを短絡し、非選択のビット線を電気 的に開放状態に保持するように構成されている。これに 伴い、ロウデコーダおよびカラムデコーダも2組設けら れている。

【0011】ロウデコーダ2-1は、アドレス信号AD Rを受けてメモリアレイ1-1のメモリセルM(0,0) ~ M(m/2-1,3) うちの各行の4個のメモリセルに接続され たm/2本のワード線WLO~WL(m/2)-1 のうちから 1本を選択して駆動する。同様に、ロウデコーダ2-2 は、アドレス信号ADRを受けてメモリアレイ1-2の メモリセルM(m/2,0) ~M(m-1,3) うちの各行の 4 個の メモリセルに接続されたm/2本のワード線WLm/2~ WLm-1 のうちから1本を選択して駆動する。

【0012】カラムデコーダ3-1は、アドレス信号A DRを受けて、メモリアレイ1-1の各列のメモリセル に接続されたビット線対BL01とBL01B、BL1 1 & B L 1 1 B \ B L 2 1 & B L 2 1 B \ B L 3 1 & B L31Bのうちからアドレス信号ADRによりアドレス 指定されたビット線対を選択するためのカラム選択信号 S31を生成し、カラム選択回路4-1に出力する。カ ラム選択回路4-1は、カラム選択信号S31を受けて アドレス指定されたビット線対を選択してビット線対B LおよびBLBに接続する。

【0013】カラムデコーダ3-2は、アドレス信号A DRを受けて、メモリアレイ1-2の各列のメモリセル に接続されたビット線対BL02とBL02B、BL1 2 & B L 1 2 B 、 B L 2 2 & B L 2 2 B 、 B L 3 2 & B L32Bのうちからアドレス信号ADRによりアドレス 指定されたビット線対を選択するためのカラム選択信号 S32を生成し、カラム選択回路4-2に出力する。カ ラム選択回路 4-2 は、カラム選択信号 S 3 2 を受けて 50 じて作動的に接続し、NMO S トランジスタ 4 3 , 4 3

アドレス指定されたビット線対を選択してメモリアレイ 1-1のビット線対に接続し、非選択のビット線対は電 気的に開放状態に保持する。

【0014】図2はカラムデコーダ3-1およびカラム 選択回路4-1の具体的な回路構成例を示し、図3はカ ラムデコーダ3-2およびカラム選択回路4-2の具体 的な回路構成例を示している。図2および図3に示すよ うに、カラムデコーダ3-1,3-2は、入力に4本の アドレス信号線ADRLのうちの2本が選択的に接続さ 10 れたナンドゲートN31~N34と、入力にナンドゲー トN31~N34の出力が接続されたインバータ [31] ~ [34と、一方の入力にインバータ [31~ [34の 出力が接続され、他方の入力にカラムイネーブル信号線 CELが接続されたナンドゲートN35~N38と、入 カにナンドゲートN35~N38の出力が接続され、出 力からカラム選択信号 S 3 1, S 3 2 を出力するインバ ータⅠ35~Ⅰ38とから構成されている。

【0015】カラム選択回路4-1,4-2は、ゲート がカラムデコーダのインバータI35の出力に接続され 20 たnチャネルMOS (NMOS) トランジスタ40, 4 0 B、ゲートがカラムデコーダのインバータ I 3 6 の出 力に接続されたNMOSトランジスタ41,41B、ゲ ートがカラムデコーダのインバータI37の出力に接続 されたNMOSトランジスタ42,42B、およびゲー トがカラムデコーダのインバータI38の出力に接続さ れたNMOSトランジスタ43,43Bにより構成され ている。そして、カラム選択回路4-1のNMOSトラ ンジスタ40,40Bはメモリアレイ1-1のビット線 対BL01、BL01Bをビット線対BL、BLBに対 しカラム選択信号S31に応じて作動的に接続し、NM OSトランジスタ41, 41Bはビット線対BL11, BL11Bをビット線対BL, BLBに対しカラム選択 信号S31に応じて作動的に接続し、NMOSトランジ スタ42, 42Bはビット線対BL21, BL21Bを ビット線対BL、BLBに対しカラム選択信号S31に 応じて作動的に接続し、NMOSトランジスタ43, 4 3Bはビット線対BL31, BL31Bをビット線対B L, BLBに対しカラム選択信号S31に応じて作動的 に接続する。

【0016】同様に、カラム選択回路4-2のNMOS トランジスタ40、40Bはメモリアレイ1-2のビッ ト線対BL02,BL02Bをメモリアレイ1-1のビ ット線対BL01、BL01Bに対しカラム選択信号S 32に応じて作動的に接続し、NMOSトランジスタ4 1, 41Bはビット線対BL12, BL12Bをビット 線対BL11,BL11Bに対しカラム選択信号S32 に応じて作動的に接続し、NMOSトランジスタ42、 42Bはビット線対BL22, BL22Bをビット線対 BL21、BL21Bに対しカラム選択信号S32に応 Bはビット線対BL32, BL32Bをビット線対BL31, BL31Bに対しカラム選択信号S32に応じて作動的に接続する。

【0018】また、カラムデコーダ3-2では、これに 並行して、アドレス信号ADRに基づきアドレス指定さ れたカラム0のメモリアレイ1-2のビット線対BL0 2, BL02Bとメモリアレイ1-1のビット線対BL 01, BL01Bとを接続するためのカラム選択信号S 32が生成され、カラム選択回路4-2に出力される。 これにより、メモリアレイ1-2の4組のビット線対の うち選択されたビット線対BL02, BL02Bのみが メモリアレイ1-1のビット線対BL01, BL01B と接続され、非選択の3組のビット線対BL12とBL 12B, BL22&BL22B, BL32&BL32B は非接続状態で電気的に開放状態に保持される。同様 に、カラムデコーダ3-1では、アドレス信号ADRに 基づきアドレス指定されたカラム〇のメモリアレイ1-1のビット線対BL01, BL01Bとビット線対B L, BLBとを接続するためのカラム選択信号S31が 生成され、カラム選択回路4-1に出力される。これに より、メモリアレイ1-1の4組のビット線対のうち選 択されたビット線対BLO1, BLO1Bのみが出力用 のビット線対BL、BLBと接続され、非選択の3組の ビット線対BL11とBL11B、BL21とBL21 B、BL31とBL31Bは非接続状態で電気的に開放 状態に保持される。

【0019】ワード線WLm-1 が駆動されると、メモリアレイ1-2では、駆動されたワード線WLm-1 に接続されたメモリセルの記憶データM(m-1,0) ~M(m-1,3)がビット線対BL02とBL02B、BL12とBL12B、BL22とBL22B、BL32とBL32Bに出力される。このとき、ビット線対BL0とBL0B、BL1とBL1B、BL2とBL2B、BL3とBL3Bのうちのいずれか一方は、記憶データに応じて放電される。したがつて、メモリアレイ1-2においては、全てのビット線対BL02とBL02B、BL12とBL12B、BL22とBL22B、BL32とBL32B

にて電流は消費される。しかし、メモリアレイ1-1においては、カラム選択回路4-2の選択的接続によりカラム0のビット線対BL01、BL01Bのみに電流が流れ、他のビット線対BL11とBL11B、BL21とBL21B、BL31とBL31Bはプリチャージされたまま状態の保持され電流は流れない。すなわち、不要な電流の消費は行われない。

6

【0020】そして、カラム選択回路4-1で選択されたビット線対BL01, BL01Bに出力されたデータ は、ビット線対BL, BLBを介して入出力回路5に入力される。入出力回路5では、ビット線対BL, BL間の電位差が増幅される。これにより、アドレス指定されたメモリセルM(m-1,0) からの読み出しデータが出力される。

【0021】以上説明したように、本第1の実施例によれば、スタティックRAMからなるメモリセルM(0,0) ~M(m-1,3)をm行4列(カラム0~3)のマトリクス状に配列してなるメモリアレイを、ビット線方向に2分割して2つのメモリアレイ1-1およびメモリアレイ1-2を構成し、メモリアレイ1-1とメモリアレイ1-2との間にカラム選択回路4-2を配置し、分割されたメモリアレイ1-1,1-2間で、アドレス指定により選択されたビット線対のみを短絡し、非選択のビット線を電気的に開放状態に保持するようにしてので、ビット線対における不要な電流消費を防止できる利点がある。【0022】なお、本第1の実施例の場合は、メモリアレイを2分割にしていることから、図8に示す従来回路に対してメモリアレイ上で消費される電力は、1/4+(3/4)/2=5/8=63%に低減される。

【0023】図5は、本発明に係る半導体メモリ回路の第2の実施例を示す回路図である。本第2の実施例では、メモリアレイを2分割ではなく、3分割にした回路構成を示している。

【0024】本構成において、ロウデコーダ2-1は、アドレス信号ADRを受けてメモリアレイ1-1のメモリセルM(0,0)~M(m/3-1,3) うちの各行の4個のメモリセルに接続されたm/3本のワード線WL0~WL(m/3)-1 のうちから1本を選択して駆動する。同様に、ロウデコーダ2-2は、アドレス信号ADRを受けてメモリアレイ1-2のメモリセルM(m/3,0)~M(2m/3-1,3)うちの各行の4個のメモリセルに接続されたm/3本のワード線WLm/3~WL(2m/3)-1のうちから1本を選択して駆動する。ロウデコーダ2-3は、アドレス信号ADRを受けてメモリアレイ1-3のメモリセルM(2m/3,0)~M(m-1,3)うちの各行の4個のメモリセルに接続されたm/3本のワード線WL2m/3~WL(2m/3)-1のうちから1本を選択して駆動する。

【0025】カラムデコーダ3-1は、アドレス信号A DRを受けて、メモリアレイ1-1の各列のメモリセル 50 に接続されたビット線対BL01とBL01B、BL1

1 & B L 1 1 B & B L 2 1 & B L 2 1 B & B L 3 1 & B L31Bのうちからアドレス信号ADRによりアドレス 指定されたビット線対を選択するためのカラム選択信号 S31を生成し、カラム選択回路4-1に出力する。カ ラム選択回路4-1は、カラム選択信号531を受けて アドレス指定されたメモリアレイ1-1のビット線対を 選択してビット線対BLとBLBとに接続する。

【0026】カラムデコーダ3-2は、アドレス信号A DRを受けて、メモリアレイ1-1の各列のメモリセル に接続されたビット線対BL02とBL02B、BL1 2 & B L 1 2 B , B L 2 2 & B L 2 2 B , B L 3 2 & B L32Bのうちからアドレス信号ADRによりアドレス 指定されたビット線対を選択するためのカラム選択信号 S32を生成し、カラム選択回路4-2に出力する。カ ラム選択回路4-2は、カラム選択信号S32を受けて アドレス指定されたメモリアレイ1-2のビット線対を 選択してメモリアレイ1-1のビット線対に接続し、非 選択のビット線対は電気的に開放状態に保持する。

【0027】カラムデコーダ3-3は、アドレス信号A DRを受けて、メモリアレイ1-3の各列のメモリセル に接続されたビット線対BL03とBL03B、BL1 3 & B L 1 3 B , B L 2 3 & B L 2 3 B , B L 3 3 & B L33Bのうちからアドレス信号ADRによりアドレス 指定されたビット線対を選択するためのカラム選択信号 S33を生成し、カラム選択回路4-3に出力する。カ ラム選択回路4-3は、カラム選択信号S33を受けて アドレス指定されたメモリアレイ1-3のビット線対を 選択してメモリアレイ1-2のビット線対に接続し、非 選択のビット線対は電気的に開放状態に保持する。

【0028】なお、カラムデコーダ3-1およびカラム 選択回路4-1は図2に示す回路と同様の回路により構 成され、カラムデコーダ3-2およびカラム選択回路4 -2、並びにカラムデコーダ3-3およびカラム選択回 路4-3は図3に示す回路と同様の回路により構成され

【0029】このような構成においても、上述した第1 の実施例と同様の動作が行われる。図6にそのタイミン グチャートを示す。なお、図6は、メモリアレイ1-2 のカラム1を選択した場合の動作例を示している。この 場合、メモリアレイ1-2の4組のビット線対BL02 ŁBLO2B, BL12ŁBL12B, BL22ŁBL 22B、BL32とBL32Bにはデータが出力され、 電流が消費されるが、メモリアレイ1-1および1-3 では、選択されたカラム1のビット線対BL11とBL 11B、およびBL13とBL13B以外のビット線対 は、プリチャージされた状態のままに保持され、不要な 電流消費が防止される。

【0030】本第2の実施例によれば、メモリアレイを 3分割したことから、第1の実施例の場合に比べてさら にビット線対における不要な電流消費を防止できる利点 50 5…入出力回路

がある。具体的には、図8に示す従来回路に対してメモ リアレイ上で消費される電力は、1/4+(3/4)/ 3=6/12=50%に低減される。

8

【0031】なお、上述した各実施例では、カラム数が 4のメモリアレイを2分割、3分割にした場合を例に説 明したが、これに限定されるものではなく、分割数が多 いほど消費電流の低減幅が大きくなる。また、図7に示 すように、同じ分割数であっても、カラム数が多い場合 の方が不要な電流消費の低減の効果は大きい。

【0032】また、上述した各実施例では、読み出し動 作を例に説明したが、書き込み時にも非選択カラム上の ビット線は読み出し動作の場合と同様な動作が行われる ために、本発明は、書き込みにおいても上述した読み出 し動作と同様の効果を得ることができる。また、本発明 は、シングルポートSRAM以外のメモリ回路、たとえ ば多ポートSRAMやROM等にも広く適用することが できる。

### [0033]

【発明の効果】以上説明したように、本発明の半導体メ 20 モリ回路によれば、メモリアレイを行方向に複数のメモ リアレイに分割し、分割されたメモリアレイ間で、アド レス指定により選択されたビット線のみを短絡し、非選 択のビット線を電気的に開放状態に保持するようにした ので、ビット線における不要な電流消費を防止できる利 点がある。

#### 【図面の簡単な説明】

【図1】本発明に係る半導体メモリ回路の第1の実施例 を示す回路図である。

【図2】本発明に係るカラムデコーダおよびカラム選択 30 回路の構成例を示す回路図である。

【図3】本発明に係るカラムデコーダおよびカラム選択 回路の構成例を示す回路図である。

【図4】図1の回路の動作を説明するためのタイミング チャートである。

【図5】本発明に係る半導体メモリ回路の第2の実施例 を示す回路図である。

【図6】図5の回路の動作を説明するためのタイミング チャートである。

【図7】本発明に係るメモリアレイ分割数、カラム数に 40 応じた消費電流の従来比を示す図である。

【図8】従来の半導体メモリ回路の構成例を示す回路図 である。


【図9】図8の回路の動作を説明するためのタイミング チャートである。

### 【符号の説明】

2-1, 2-2, 2-3…ロウデコーダ


4-1, 4-2, 4-3…カラム選択回路

6…コントロール回路




9


【図4】




【図2】




【図9】




【図3】



【図5】



【図6】



【図7】

メモリアレイ分割数	カラム数	消費電流(從來比)
2	4	1/4+(3/4)/2=5/8=63%
2	8	1/8+(7/8)/2=9/16=56%
3	4	1/4+(3/4)/3=6/12=50%
3	8	1/8+(7/8)/3=10/24-429

【図8】

